我們在選擇和使用MOS管時先要了解管子的參數,具體參數合芯半導體在規格書上都有標注。
最大額定參數
MOS管的最大額定參數,一切數值取得條件(Ta=25℃)
VDSS 最大漏-源電壓
在柵源短接,漏-源額定電壓(VDSS)是指漏-源未發作雪崩擊穿前所能施加的最大電壓。依據溫度的不同,雪崩擊穿電壓或許低于額定VDSS。關于V(BR)DSS的詳細描述請參見靜電學特性。
VGS 最大柵源電壓
VGS額定電壓是柵源極間能夠施加的最大電壓。設定該額定電壓的主要意圖是防止電壓過高導致的柵極氧化層損傷。柵氧化層可接受的電壓遠高于額定電壓,可是會隨制造工藝的不同而改變,因而堅持VGS在額定電壓以內能夠確保使用的可靠性。
ID - 持續漏電流
ID指為芯片在最大額定結溫TJ(max)下,管表面溫度在25℃或許更高溫度下,可答應的最大接連直流電流。該參數為結與管殼之間額定熱阻RθJC和管殼溫度的函數:
ID中并不包含開關損耗,而且實踐使用時堅持管表面溫度在25℃(Tcase)也很難。因而,硬開關使用中實踐開關電流一般小于ID 額定值@ TC = 25℃的一半,一般在1/3~1/4。補充,假如采用熱阻JA的話能夠估算出特定溫度下的ID,這個值更有實際含義。
IDM - 脈沖漏極電流
該參數反映了器件能夠處理的脈沖電流的高低,脈沖電流要遠高于接連的直流電流。界說IDM的意圖在于:線的歐姆區。關于必定的柵-源電壓,MOSFET導通后,存在最大的漏極電流。關于給定的一個柵-源電壓,假如作業點坐落線性區域內,漏極電流的增大會進步漏-源電壓,由此增大導通損耗。長期作業在大功率之下,將導致器件失效。因而,在典型柵極驅動電壓下,需求將額定IDM設定在區域之下。區域的分界點在Vgs和曲線相交點。
因而需求設定電流密度上限,防止芯片溫度過高而焚毀。這本質上是為了防止過高電流流經封裝引線,由于在某些情況下,整個芯片上最“薄弱的連接”不是芯片,而是封裝引線。
考慮到熱效應關于IDM的約束,溫度的升高依賴于脈沖寬度,脈沖間的時刻間隔,散熱情況,RDS(on)以及脈沖電流的波形和起伏。單純滿意脈沖電流不超出IDM上限并不能確保結溫不超越最大答應值。能夠參考熱性能與機械性能中關于瞬時熱阻的評論,來估計脈沖電流下結溫的情況。
PD - 容許溝道總功耗
容許溝道總功耗標定了器件能夠散失的最大功耗,能夠表明為最大結溫和管殼溫度為25℃時熱阻的函數。
TJ, TSTG - 作業溫度和存儲環境溫度的規模
這兩個參數標定了器件作業和存儲環境所答應的結溫區間。設定這樣的溫度規模是為了滿意器件最短作業壽數的要求。假如確保器件作業在這個溫度區間內,將極大地延伸其作業壽數。
EAS - 單脈沖雪崩擊穿能量
假如電壓過沖值(一般由于漏電流和雜散電感形成)未超越擊穿電壓,則器件不會發作雪崩擊穿,因而也就不需求散失雪崩擊穿的才能。雪崩擊穿能量標定了器件能夠容忍的瞬時過沖電壓的安全值,其依賴于雪崩擊穿需求散失的能量。界定額定雪崩擊穿能量的器件一般也會界定額定EAS。額定雪崩擊穿能量與額定UIS具有相似的含義。EAS標定了器件能夠安全吸收反向雪崩擊穿能量的高低。
L是電感值,iD為電感上流過的電流峰值,其會突然轉換為測量器件的漏極電流。電感上發作的電壓超越MOSFET擊穿電壓后,將導致雪崩擊穿。雪崩擊穿發作時,即使 MOSFET處于關斷狀況,電感上的電流同樣會流過MOSFET器件。電感上所貯存的能量與雜散電感上存儲,由MOSFET散失的能量相似。MOSFET并聯后,不同器件之間的擊穿電壓很難完全相同。一般情況是:某個器件率先發作雪崩擊穿,隨后一切的雪崩擊穿電流(能量)都從該器件流過。
EAR - 重復雪崩能量
重復雪崩能量已經成為“工業規范”,可是在沒有設定頻率,其它損耗以及冷卻量的情況下,該參數沒有任何含義。散熱(冷卻)情況常常制約著重復雪崩能量。關于雪崩擊穿所發作的能量高低也很難猜測。
額定EAR的真實含義在于標定了器件所能接受的反復雪崩擊穿能量。該界說的前提條件是:不對頻率做任何約束,從而器件不會過熱,這關于任何或許發作雪崩擊穿的器件都是實際的。在驗證器件規劃的過程中,最好能夠測量處于作業狀況的器件或許熱沉的溫度,來觀察MOSFET器件是否存在過熱情況,特別是關于或許發作雪崩擊穿的器件。
IAR - 雪崩擊穿電流
關于某些器件,雪崩擊穿過程中芯片上電流集邊的傾向要求對雪崩電流IAR進行約束。這樣,雪崩電流變成雪崩擊穿能量標準的“精細闡述”;其提醒了器件真正的才能。
靜態電特性
V(BR)DSS:漏-源擊穿電壓(破壞電壓)
V(BR)DSS(有時候叫做VBDSS)是指在特定的溫度和柵源短接情況下,流過漏極電流到達一個特定值時的漏源電壓。這種情況下的漏源電壓為雪崩擊穿電壓。
V(BR)DSS是正溫度系數,溫度低時V(BR)DSS小于25℃時的漏源電壓的最大額定值。在-50℃, V(BR)DSS大約是25℃時最大漏源額定電壓的90%。
VGS(th),VGS(off):閾值電壓
VGS(th)是指加的柵源電壓能使漏極開端有電流,或關斷MOSFET時電流消失時的電壓,測驗的條件(漏極電流,漏源電壓,結溫)也是有標準的。正常情況下,一切的MOS柵極器件的閾值電壓都會有所不同。因而,VGS(th)的改變規模是規定好的。VGS(th)是負溫度系數,當溫度上升時,MOSFET將會在比較低的柵源電壓下開啟。
RDS(on):導通電阻
RDS(on)是指在特定的漏電流(一般為ID電流的一半)、柵源電壓和25℃的情況下測得的漏-源電阻。
IDSS:零柵壓漏極電流
IDSS是指在當柵源電壓為零時,在特定的漏源電壓下的漏源之間漏電流。已然漏電流跟著溫度的添加而增大,IDSS在室溫和高溫下都有規定。漏電流形成的功耗能夠用IDSS乘以漏源之間的電壓計算,一般這部分功耗能夠忽略不計。
IGSS - 柵源漏電流
IGSS是指在特定的柵源電壓情況下流過柵極的漏電流。
動態電特性
Ciss:輸入電容
將漏源短接,用溝通信號測得的柵極和源極之間的電容便是輸入電容。Ciss是由柵漏電容Cgd和柵源電容Cgs并聯而成,或許Ciss = Cgs +Cgd。當輸入電容充電致閾值電壓時器件才能開啟,放電致必定值時器件才能夠關斷。因而驅動電路和Ciss對器件的開啟和關斷延時有著直接的影響。
Coss:輸出電容
將柵源短接,用溝通信號測得的漏極和源極之間的電容便是輸出電容。Coss是由漏源電容Cds和柵漏電容Cgd并聯而成,或許Coss = Cds +Cgd關于軟開關的使用,Coss非常重要,由于它或許引起電路的諧振。
Crss:反向傳輸電容
在源極接地的情況下,測得的漏極和柵極之間的電容為反向傳輸電容。反向傳輸電容等同于柵漏電容。Cres =Cgd,反向傳輸電容也常叫做米勒電容,關于開關的上升和下降時刻來說是其間一個重要的參數,他還影響這關斷延時時刻。電容跟著漏源電壓的添加而減小,尤其是輸出電容和反向傳輸電容。
Qgs,Qgd,和Qg:柵電荷
柵電荷值反應存儲在端子間電容上的電荷,已然開關的瞬間,電容上的電荷隨電壓的改變而改變,所以規劃柵驅動電路時常常要考慮柵電荷的影響。
Qgs從0電荷開端到第一個拐點處,Qgd是從第一個拐點到第二個拐點之間部分(也叫做“米勒”電荷),Qg是從0點到VGS等于一個特定的驅動電壓的部分。
漏電流和漏源電壓的改變對柵電荷值影響比較小,而且柵電荷不隨溫度的改變。測驗條件是規定好的。柵電荷的曲線圖體現在數據表中,包含固定漏電流和改變漏源電壓情況下所對應的柵電荷改變曲線。在圖中渠道電壓VGS(pl)跟著電流的增大添加的比較小(跟著電流的下降也會下降)。渠道電壓也正比于閾值電壓,所以不同的閾值電壓將會發作不同的渠道電壓。導通延時時刻是從當柵源電壓上升到10%柵驅動電壓時到漏電流升到規定電流的10%時所閱歷的時刻。
td(off):關斷延時時刻
關斷延時時刻是從當柵源電壓下降到90%柵驅動電壓時到漏電流降至規定電流的90%時所閱歷的時刻。這顯示電流傳輸到負載之前所閱歷的延遲。
tr:上升時刻
上升時刻是漏極電流從10%上升到90%所閱歷的時刻。
tf:下降時刻
下降時刻是漏極電流從90%下降到10%所閱歷的時刻。
歡迎客戶選擇使用合芯半導體的MOS管。
上一篇: 可控硅工作原理以及使用方法簡介 下一篇:MOS管失效六大原因分析
友情鏈接: 合芯半導體_阿里巴巴旺鋪 | 合芯半導體 | 合芯半導體 | 合芯半導體 |
微信二維碼
傳真:0757-23611079 郵箱:yangbin055@126.com
手機:13312932316 Q Q :1336260117
地址:佛山市順德容桂鎮梯云路二十一號
版權所有 合芯半導體有限公司 Copyright ? 2018-2019 粵ICP備2021133738號-1 技術支持: 源派網絡